WEKO3
アイテム
回路配置問題での設計アルゴリズムの研究--シミュレーテッド・アニーリングの処理の高速化
https://doi.org/10.50937/00000907
https://doi.org/10.50937/000009071ad1dd87-f7b8-4c89-97b4-d6f39842b5c3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
TR1406(p.89-93) (391.0 kB)
|
|
| Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2023-05-27 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | 回路配置問題での設計アルゴリズムの研究--シミュレーテッド・アニーリングの処理の高速化 | |||||||||||||
| 言語 | ja | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | A study on the Algorithms used for Circuit Placement : On the Speed up of the Processing Time of the Simulated Annealing Algorithm | |||||||||||||
| 言語 | en | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||
| 資源タイプ | departmental bulletin paper | |||||||||||||
| ID登録 | ||||||||||||||
| ID登録 | 10.50937/00000907 | |||||||||||||
| ID登録タイプ | JaLC | |||||||||||||
| 著者 |
飯島, 義則
× 飯島, 義則
× パラシオス・パウロブスキ, アルベルト
|
|||||||||||||
| 著者（英） | ||||||||||||||
| 姓名 | Iijima, Yoshinori | |||||||||||||
| 言語 | en | |||||||||||||
| 著者（英） | ||||||||||||||
| 姓名 | Palacios Pawlovsky, Alberto | |||||||||||||
| 言語 | en | |||||||||||||
| 書誌情報 |
ja : 桐蔭論叢 en : Research bulletin, Toin University of Yokohama 号 14, p. 89-93, 発行日 2006-06-30 |
|||||||||||||
| 出版者 | ||||||||||||||
| 出版者 | 桐蔭横浜大学 | |||||||||||||
| 言語 | ja | |||||||||||||
| ISSN | ||||||||||||||
| 収録物識別子タイプ | PISSN | |||||||||||||
| 収録物識別子 | 1341-3805 | |||||||||||||
| 書誌レコードID | ||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||
| 収録物識別子 | AN10453971 | |||||||||||||
| 論文ID（NAID） | ||||||||||||||
| 識別子タイプ | NAID | |||||||||||||
| 関連識別子 | 40007380628 | |||||||||||||
